Chương 1: Kiết trúc của hệ vi xử lý

1. Tổ chức chung của hệ VXL
2. Bộ VXL: là hạt nhân của hệ VXL, nó điều hành kiểm soát mọi thành phần có trong hệ, thực hiện các phép tính, gia công biến đổi tín hiệu dưới sự điều khiển của chương trình trong bộ nhớ của hệ thống

* Bộ VXL đọc các lệnh trong bộ nhớ dưới dạng nhị phân và giải mã các lệnh này thành các xung tín hiệu tương ứng với thao tác trong lệnh để điều khiển các đối tượng liên quan thực hiện lệnh

1. Bộ nhớ:

* Bộ nhớ chương trình ROM: dữ liệu không mất đi khi mất nguồn nuôi, chứa chương trình điều khiển hệ thống và các giá trị không đổi như các tham số của hệ thống, bảng biểu, địa chỉ cổng vào ra…
* Bộ nhớ dữ liệu RAM: dữ liệu mất đi khi mất nguồn nuôi, chứa các kết quả trung gian khi hệ thống hoạt động

1. Cổng vào ra: tp giúp bộ VXL tương tác được với các thành phần khác (ngoại vị của hệ thống)

+ Cổng vào ra số: tương tác với tín hiệu số: ADC

+ I/O tương tự: tương tác với tín hiệu tương tự: DAC

1. Bàn phím điều khiển: là 1 ngoại vi đặc biệt, được xét làm 1 thành phần của VXL, cung cấp cơ chế tương tác giữa người sử dụng và hệ thống, giúp người sử dụng có thể can thiệp vào tiến trình của hệ thống. Tùy thuộc vào mức độ can thiệt mà bàn phím có thể đơn giản hay phức tạp
2. Bộ phận hiển thị: hiển thị các thông tin về trạng thái của hệ thống do người lập trình quyết định. Tùy thuộc vào thông tin hiển thị và môi trường sử dụng bộ phận hiển thị quyết định bộ phận hiển thị đơn giản hay phức tạp
3. Kênh thông tin: tp hỗ trợ VXL điều hành, kiểm soát các tp khác trong hệ

+ Kênh địa chỉ: kênh tín hiệu song song, 1 chiều giúp bộ VXL truy cập đến từng thành phần có trong hệ

+ Kênh dữ liệu: song song, 2 chiều

+ Kênh điều khiển: song song, 2 chiều

++ Chiều từ bộ VXL gửi đến các thành phần khác => tín hiệu điều khiến hệ thống

++ Chiều từ ngoại vi gửi đến bộ VXL

1. Tổ chức kênh thông tin hệ VXL

* Kênh kỹ thuật
* Quá tải kênh thông tin => dùng mạch 3 trạng thái

\*Quá trình phát và thu thông tin

1. Phát thông tin

2. Thu thông tin

3. Giải phóng thông tin

1. Quản lý bộ nhớ

* Tổng hợp các thanh ghi với số lượng lớn
* Được tổ chức theo ma trận m hàng và n cột
* Công thức dung lượng: M = 2(m+n) x 2k (bit)

Số dây địa chỉ (m+n)

2k độ rộng bus data

\*Bộ nhớ: ROM, PROM, EPROM

IC 2764

IC 2864

27,28: ROM

64K bit: dung lượng bộ nhớ

IC 6264

62: RAM

-Số dây địa chỉ: 26x210 bit -> 213x23 bit

A0->A12

m+n=13 (dây)

-Độ rộng bus dữ liệu: 8 bit

D0->D7

CE: chip enable

OE: output enable

\*Ram:

+SRAM: các phần tử nhớ được cấu thành từ các trigo

+DRAM: ->các phần tử nhớ ->Tụ điện

Mạch lập: D\_FlipFlop

\*SRAM

- Ghi mức logi ‘0’

+ Chọn thanh ghi (phần tử nhớ)

+ Data-In=0

+, W/R=1

-DOC=’0’

+W/R= 0

\*DRAM

-Ghi mức logic ‘1’

+Chọn thanh ghi

+W/R=1 NOR

+Data-In=1

4.Tổ chức bộ nhớ

-Ghép // các IC nhớ:

-Mục đích: mở rộng độ rộng bus dữ liệu. Bus môdun tổng = Tổng bus dữ liệu IC thành phần

+Kênh địa chỉ: được ghép chung với kênh địa chỉ của IC thành phần

+Kênh điều khiển: nối chung với kênh

VD1: Tổ chức bộ nhớ có dung lượng là 2Kx16bit từ IC2716

B1: Phân tích kết nối

-Dung lượng IC nhớ: 16Kbit

-Số IC cần ghép nối = dung lương môdun / dung lượng IC nhớ thành phần = 2Kx16bit / 16Kbit = 2 (IC)

-Số IC ghép // với nhau:

Độ rộng bus dữ liệu mônđun / độ rộng bus dữ liệu ICTP = 16/8 =2 (IC)

* Ghép 2 IC // với nhau
* IC1//IC2

B2: Ghép nối

-Kênh địa chỉ

+Số dây địa chỉ của IC nhớ: (m+n)IC = (m+n+k)IC-kIC=14-3=11 (dây)

=>Ghép (A0->A10)M -> (A0->A10)IC

-Kênh dữ liệu:

(D0->D7)M <=> (D0-D7)IC1

(D8-D15)­M <=> (D0-D7)IC2

+Kênh điều khiển của Modun M = 1,2

M <=>1,2

B3: Sơ đồ ghép nối

B,Ghép nối tiếp

-Mục địch: chỉ tăng dung lượng bộ nhớ mà không tăng độ rộng bus dữ liệu

-Phần 2:

+Kênh dữ liệu: ghép chung với các ICthành phần

+Kênh địa chỉ

++Phần động: ghép chung với các đường địa chỉ của ICthành phần

++Phần tĩnh: các tín hiệu địa chỉ còn lại dùng để kết hợp với tín hiệu kick hoạt môdun để tổ hợp đầu ra tín hiệu kick hoạt các IC thành phần

VD: Tổ chức bộ nhớ có dung lượng 8Kx8bit từ IC 6232

B1:Độ ghép nối

-Số lượng IC cần ghép nối 8Kx8bit / 32 Kbit = 2 (IC)

-Số IC ghép // với nhau: 8/8 =1 (IC)

=> cách ghép: ghép nối tiếp 2 IC với nhau: IC1 nt IC2

-Số dây địa chỉ của IC nhớ:

(m+n)IC = 15-3=12

-Số dây địa chỉ của Môdun nhớ: (m+n)M=16-3=13 (dây)

=> phần động (A0->A11)M -> (A0->A11)IC 1,2

=> phần tĩnh: A12

|  |  |  |  |
| --- | --- | --- | --- |
| M | A12 | 1 | 2 |
| 1 | X | 1 | 1 |
| 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 |

* 1 = M + A12
* 2 = M + 12

-Kênh dữ liệu: (D0->D7)M => (D0->D7)IC 1,2

-Kênh điều khiển:

C, Ghép hỗn hợp

VD: Tổ chức môdun nhớ có dung lượng là M=32Kx16 bit từ IC 6216

B1: Phân tích ghép nối:

-Số IC cần ghép nối: 32Kx16 bit/16K bit = 32 IC

-Số IC ghép // với nhau: 16/8 = 2 IC

=> TH1: ghép nối tiếp 16 cặp gồm 2 IC // với nhau

TH2: ghép // 2 cặp gồm 16 IC nt với nhau

TH1: (IC1// IC2)nt (IC3// IC4) nt … nt (IC31// IC32)

TH2: (IC1 nt IC2 nt IC3 nt … nt IC16) // (IC17 nt IC18 nt IC19 nt … nt IC32)

B2: Số dây địa chỉ của IC

(m+n)IC = 11 (dây)

-Số dây địa chỉ của môdun: 15 dây

Kênh đ/c:

+Phần động: (A0->A10)­M⬄(A0->A10)IC1,2,…,32

+Phần tĩnh: A11, A12, A13, A14

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| M | A14, A13,A12,A11 | 1,17 | 2,18 | … | 16,32 |
| 1 | X X X X | 1 | 1 |  | 1 |
| 0 | 0 0 0 0 | 0 | 1 |  | 1 |
| 0 | 0 0 0 1 | 1 | 0 |  | 1 |
| … |  |  |  |  |  |
| 0 | 1 1 1 1 | 1 | 1 |  | 0 |

* 1,17 = M + A11­ + A12 + A13 + A14­
* 2,18 = M + 11 ­ + A12 + A13 + A14­

…

* 16,32 =M + 11 + 12 + 13 + 14

-Kênh dữ liệu: (D0->D7)M <=> (D0->D7)IC 1,2,..,16

(D8->D15)M <=> (D0->D7)IC 17,18,..,32

-Kênh điều khiển:

M <=> IC1,2,…,32

M <=> IC1,2,…,32

B3: Sơ đồ ghép nối

Gọi ICA là bộ giải mã địa chỉ vào 4 ra 16

|  |
| --- |
| ICA |

BT: Tổ chức bộ nhớ có dung lượng 16K x 32 bit từ IC 2732

B1: Phân tích ghép nối

-Số IC cần ghép nối: 16Kx32bit / 32K bit = 16 (IC)

-Số IC ghép // với nhau: 32/8=4 (IC)

=>Ghép // 4 cặp gồm 4 IC nt với nhau

(IC1 nt … nt IC4) // (IC5 nt … nt IC8) // (IC9 nt … nt IC12) // (IC13 nt … nt IC16)

B2:

-Số dây địa chỉ của IC: (m+n)IC = 15-3= 12 (dây)

-Số dây địa chỉ của Môdun nhớ: (m+n)M = 14 (dây)

-Kênh địa chỉ:

+ Phần động: (A0->A11)­M⬄(A0->A11)IC 1,2,…,16

+ Phần tĩnh: A12, A13

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| M | A13,A12 | 1,5,9,13 | 2,6,10,14 | 3,7.11,15 | 4,8.12,16 |
| 1 | X X | 1 | 1 | 1 | 1 |
| 0 | 0 0 | 0 | 1 | 1 | 1 |
| 0 | 0 1 | 1 | 0 | 1 | 1 |
| 0 | 1 0 | 1 | 1 | 0 | 1 |
| 0 | 1 1 | 1 | 1 | 1 | 0 |

* 1,5,9,13 = M + A12­ + A13
* 2,6,10,14 = M + 12 ­ + A13
* 3,7.11,15 = M­ + A12 + 13
* 4,8.12,16 =M + 12 + 13

-Kênh dữ liệu: (D0->D7)M <=> (D0->D7)IC 1,...,4

(D8->D15)M <=> (D0->D7)IC 5,...,8

(D16->D23)M <=> (D0->D7)IC 9,...,12

(D24->D31)M <=> (D0->D7)IC 13,...,16

-Kênh điều khiển:

M <=> IC 1,2,…,16

M <=> IC 1,2,…,16

B3: Sơ đồ ghép nối